中国 AI 芯片论文入选计算机体系结构界 Nature！芯片会自己做决策了

📌 一句话摘要

本文报道了奕行智能在 AI 芯片动态调度领域的技术突破，其基于 Tile 级虚拟指令集的 TISA 架构论文入选顶会 ISCA 2026，旨在通过运行时智能调度提升芯片算力利用率，并介绍了公司在 RISC-V AI 芯片领域的商业化进展。

📝 详细摘要

文章聚焦于 AI 芯片行业的核心痛点——算力利用率低下，详细介绍了奕行智能提出的 TISA 动态调度架构。该架构通过语义保留编译器、Tile 级虚拟指令集和冲突感知运行时调度器三项技术创新，首次在 AI 芯片领域实现了 Tile 粒度的运行时动态调度，让芯片能基于实时状态智能分配任务，从而显著减少硬件单元的空闲等待时间。文章指出，这项突破性研究已入选计算机体系结构顶会 ISCA 2026，标志着其技术路线获得国际认可。此外，文章还介绍了奕行智能在 RISC-V 架构 AI 芯片（EPOCH）上的产品布局、性能优势以及与开源生态的合作，展示了从技术研发到产业落地的完整路径。

💡 主要观点

- AI 芯片算力利用率低是行业核心痛点，根源在于编译时静态调度无法应对运行时扰动。 文章指出，尽管 AI 芯片峰值算力大幅提升，但实际利用率远低于理论值。传统的静态调度模式在程序运行前就固定了任务顺序，无法灵活处理带宽争用、温控降频等运行时随机事件，导致硬件流水线空转。

TISA 架构通过三项技术创新，首次实现了 AI 芯片 Tile 粒度的运行时动态调度。 TISA 的核心创新包括：1) 语义保留编译器，为计算任务保留完整上下文信息；2) Tile 级虚拟指令集，为每个计算任务提供标准化“任务说明卡”；3) 冲突感知运行时调度器，作为芯片的“实时大脑”，能在纳秒级内做出调度决策，大幅降低各计算单元的空等时间。

Tile 编程范式正成为行业共识，TISA 架构原生适配并推动了这一生态。 文章提到，从英伟达的 cuTile 到北大的 TileLang，Tile 抽象因其能适配 AI 模型特性并挖掘芯片并行潜力而成为趋势。TISA 的 Tile 级动态调度架构不仅提升了硬件利用率，也通过自动管理依赖和内存切分，降低了编程复杂度，原生适配 Tile 生态。

奕行智能以 RISC-V 为基础构建 AI 芯片，在自主可控和能效比上具备战略优势。 公司认为 RISC-V 开放的指令集和可扩展性最适合构建兼顾通用与专用的 AI 芯片。其 EPOCH 芯片采用类 TPU 架构进行原生优化，实测性能对标国际一流，并已实现大规模量产，成为国内 RISC-V 云端 AI 算力芯片的领军者。

💬 文章金句

- AI 算力领域的下一波红利，在于购买更高利用率的芯片，把每一分算力，真正用满、用好。

• TISA 构建了一套‘让芯片在运行时自己做决策’的动态调度架构——在编译器和硬件之间建立一种新的调度语义契约，使芯片能基于实时状态智能分配任务。
• ISCA 如同计算机体系结构界的 Nature，是该领域历史最久、最具影响力的会议，这代表奕行智能的核心技术路线已经获得国际同行的正式认可。
• 相比在软件层通过算法进行运行时调度有微秒级延迟，奕行智能的动态调度在硬件层实现，速度可以快 100 到 1000 倍，每一个调度决策可以保证在纳秒级内完成。
• AI 算力产业已经从 ‘通用算力竞赛’进入了‘能效比对决’时代，以 TPU 为代表的专用领域 AI 计算架构，以突出的能效比取得了市场成功。

📊 文章信息

AI 初评：87

来源：智东西

作者：智东西

分类：人工智能

语言：中文

阅读时间：20 分钟

字数：4803

标签： AI 芯片, 动态调度, TISA, RISC-V, 算力利用率

阅读完整文章