华为在 IEEE ISCAS 2026 上正式提出「韬（τ）定律」，以时间缩微替代几何缩微，通过逻辑折叠等技术在制程不变下提升芯片性能，目标 2031 年达等效 1.4nm，麒麟 9040 将首发落地。
📝 详细摘要
本文报道了华为在 IEEE ISCAS 2026 上提出的半导体演进新原则「韬（τ）定律」。该定律的核心是以「时间（τ）缩微」替代传统的「几何缩微」，即不再追求晶体管物理尺寸的缩小，而是通过器件、电路、芯片、系统四个层级的协同优化来降低信号传播时延（τ），从而提升芯片性能。文章详细介绍了该定律的关键技术「逻辑折叠（LogicFolding）」，它通过将逻辑设计从单层扩展至双层，在相同制程节点下实现了晶体管密度 55% 的提升和 41% 的能效增益。此外，文章还梳理了华为在半导体全产业链的布局，包括设计侧的麒麟/昇腾/鲲鹏芯片、设备侧的新凯来以及工具侧的启云方 EDA 软件。何庭波表示，基于韬定律，华为已量产 381 款芯片，预计 2031 年达到等效 1.4nm 水平，首发技术将应用于今年秋季发布的麒麟 9040 芯片。
💡 主要观点
- 华为提出「韬（τ）定律」，以时间缩微替代几何缩微。 该定律不再追求晶体管物理尺寸的缩小，而是以降低信号传播时延（τ）为核心目标，通过多层级协同设计优化来提升芯片性能，为先进制程受限下的芯片发展提供了新路径。
💬 文章金句
- 我们采用的是全球最先进的制程工艺。
- 不能只等着制程往前走，芯片设计和系统架构也要成为新的性能杠杆。
- 我们的解决方案走得通，走得远。我们新芯片的性能完全可以持续对标另外一条路径。
- 晶体管几何缩微放缓，晶体管成本红利消退。
📊 文章信息
AI 初评：86
来源：AI前线
作者：AI前线
分类：商业科技
语言：中文
阅读时间：14 分钟
字数：3496
标签： 华为, 韬定律, 半导体, 芯片设计, 逻辑折叠