华为在 ISCAS 2026 上提出「韬定律」，以时间常数 τ 替代晶体管密度作为半导体演进新指导原则，通过逻辑折叠等立体堆叠技术持续提升芯片性能。
📝 详细摘要
本文报道了华为半导体业务部总裁何庭波在 IEEE ISCAS 2026 上的演讲，正式提出「韬定律」（Tau Scaling Law）。该定律以电路时间常数 τ 为核心，主张用「时间缩微」替代传统的「几何缩微」，通过逻辑折叠（LogicFolding）、背面供电等立体堆叠技术，持续降低信号传播时延，从而在晶体管微缩接近物理极限的背景下，开辟半导体性能提升的新路径。文章详细解释了 τ 的物理含义、当前芯片设计中导线延迟成为主要瓶颈的原因，以及立体堆叠和背面供电两大技术方向如何优化 τ 值。华为透露，过去六年已基于韬定律设计并量产 381 款芯片，首款采用逻辑折叠技术的麒麟芯片将于今年秋季发布，预计 2031 年达到等效 1.4nm 工艺水平。文章还指出，该技术将首先惠及华为的 AI 计算产品线。
💡 主要观点
- 华为提出「韬定律」，以时间常数 τ 作为半导体演进新指导原则。 该定律主张用「时间缩微」替代「几何缩微」，通过降低信号传播时延来持续提升芯片性能，而非单纯追求晶体管密度。
💬 文章金句
- 应当以「时间缩微」替代「几何缩微」作为半导体与电子系统演进的新指导原则。
- 晶体管密度本身已经不再是制约频率的主要因素了，未来如何通过其他综合手段降低 τ 值，才是提升芯片频率和效能的新追求。
- 未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。
📊 文章信息
AI 初评：86
来源：爱范儿
作者：马扶摇
分类：人工智能
语言：中文
阅读时间：9 分钟
字数：2120
标签： 韬定律, 华为, 芯片设计, 逻辑折叠, 半导体