← 回總覽

时钟的归时钟:从摩尔到韬定律的六十年

📅 2026-05-26 18:35 创业邦 软件编程 2 分鐘 1363 字 評分: 87
韬定律 时间缩微 逻辑折叠 华为 半导体
📌 一句话摘要 本文深入解读华为何庭波提出的「韬(τ)定律」,主张以「时间缩微」替代「几何缩微」作为半导体演进新范式,并介绍了基于该理论的逻辑折叠技术在麒麟芯片上的量产验证成果。 📝 详细摘要 文章以摩尔定律六十年的演进为背景,指出当晶体管尺寸逼近物理极限、先进制程成本飙升时,半导体行业需要新的指导原则。2026 年 5 月,华为半导体业务部总裁何庭波在 ISCAS 上正式提出「韬(τ)定律」,核心主张是用「时间缩微」替代「几何缩微」,以单一特征时间常数τ作为从晶体管到数据中心全栈的统一优化目标。文章详细阐述了该理论的技术内涵:将优化目标从缩小晶体管尺寸转向压缩信号传输时间,覆盖器件、电路

📌 一句话摘要

本文深入解读华为何庭波提出的「韬(τ)定律」,主张以「时间缩微」替代「几何缩微」作为半导体演进新范式,并介绍了基于该理论的逻辑折叠技术在麒麟芯片上的量产验证成果。

📝 详细摘要

文章以摩尔定律六十年的演进为背景,指出当晶体管尺寸逼近物理极限、先进制程成本飙升时,半导体行业需要新的指导原则。2026 年 5 月,华为半导体业务部总裁何庭波在 ISCAS 上正式提出「韬(τ)定律」,核心主张是用「时间缩微」替代「几何缩微」,以单一特征时间常数τ作为从晶体管到数据中心全栈的统一优化目标。文章详细阐述了该理论的技术内涵:将优化目标从缩小晶体管尺寸转向压缩信号传输时间,覆盖器件、电路、芯片、系统四个层级。作为该理论的首次大规模验证,华为基于逻辑折叠技术量产了 381 款芯片,其中麒麟 2026 芯片在固定制程节点下实现了晶体管密度提升 53.5%、能效改善 41%的显著成果。文章还探讨了该理论在 AI 数据中心领域的应用前景,以及它对全球半导体竞争格局的潜在影响——将竞争焦点从「谁有更先进的光刻机」转向「谁能把系统每一层的τ压得更低」。

💡 主要观点

- 韬定律主张以「时间缩微」替代「几何缩微」作为半导体演进新范式。 当晶体管尺寸逼近物理极限,继续缩小尺寸的成本和难度剧增。韬定律将优化目标从空间维度转向时间维度,以压缩信号传输时间(τ)为核心,覆盖从器件到系统的全栈。

逻辑折叠技术是韬定律在芯片层面的具体实现,已在麒麟芯片上获得量产验证。 通过将电路垂直堆叠并利用混合键合连接,逻辑折叠在固定制程节点下实现了晶体管密度提升 53.5%、能效改善 41%的显著成果,证明了「时间缩微」路线的可行性。
韬定律为后摩尔时代的半导体产业提供了新的理论框架和竞争坐标系。 它将竞争焦点从「谁有更先进的光刻机」转向「谁能把系统每一层的τ压得更低」,为受制于先进工艺获取限制的企业提供了新的发展路径。

💬 文章金句

- 韬定律的核心主张:用「时间缩微」替代「几何缩微」,以单一特征时间常数τ作为统一的优化目标,覆盖从皮秒级晶体管开关到秒级数据中心工作负载的十二个数量级。

  • 产业的核心问题已经变了,不再是「晶体管还能缩小多少」,而是「应该缩小什么,以及针对什么目标?」
  • 全球产业的技术方向是一致的,但华为率先为它命名并给出了理论框架。

📊 文章信息

AI 初评:87

来源:创业邦

作者:创业邦

分类:软件编程

语言:中文

阅读时间:17 分钟

字数:4024

标签: 韬定律, 时间缩微, 逻辑折叠, 华为, 半导体

阅读完整文章

查看原文 → 發佈: 2026-05-26 18:35:00 收錄: 2026-05-27 04:00:36

🤖 問 AI

針對這篇文章提問,AI 會根據文章內容回答。按 Ctrl+Enter 送出。