← 回總覽

两款超强 RISC-V 芯片,即将亮相

📅 2026-06-11 08:42 半导体行业观察 商业科技 2 分鐘 1476 字 評分: 80
RISC-V 芯片设计 AI 芯片 HPC 半导体
📌 一句话摘要 本文综合报道了 NextSilicon 和 Akeana 两家公司最新 RISC-V 芯片的进展,前者计划于 2028 年推出 64/128 核服务器处理器,后者已流片性能最高的 RVA23 兼容 SoC。 📝 详细摘要 文章汇编了两则 RISC-V 芯片领域的最新动态。第一部分聚焦 NextSilicon 公司,介绍其将自研 Arbel RISC-V 内核产品化为 64 核和 128 核企业级处理器的计划,目标频率 3.4 GHz,采用先进制程,预计 2028 年初上市。文章详细阐述了 Arbel 的设计初衷(满足 AI 与 HPC 工作负载的串行控制需求)、技术特性(1

📌 一句话摘要

本文综合报道了 NextSilicon 和 Akeana 两家公司最新 RISC-V 芯片的进展,前者计划于 2028 年推出 64/128 核服务器处理器,后者已流片性能最高的 RVA23 兼容 SoC。

📝 详细摘要

文章汇编了两则 RISC-V 芯片领域的最新动态。第一部分聚焦 NextSilicon 公司,介绍其将自研 Arbel RISC-V 内核产品化为 64 核和 128 核企业级处理器的计划,目标频率 3.4 GHz,采用先进制程,预计 2028 年初上市。文章详细阐述了 Arbel 的设计初衷(满足 AI 与 HPC 工作负载的串行控制需求)、技术特性(10 级宽发射、480 项重排序缓冲区、4×128 位向量单元)以及市场定位(作为独立服务器芯片或 Maverick 加速器平台的主机处理器)。第二部分报道了 Akeana 公司流片成功的 Alpine 测试芯片,这是目前性能最高的 RVA23 兼容服务器级 SoC,集成了 8 个 64 位乱序执行核心、64 位顺序核心和 32 位顺序核心,并包含 LPDDR5 和 PCIe Gen5 等 I/O IP。文章指出,这些进展标志着 RISC-V 正从学术架构迈向可行的企业级平台。

💡 主要观点

- NextSilicon 计划将 Arbel RISC-V 内核产品化为 64/128 核服务器处理器,瞄准 AI 与 HPC 市场。 该处理器基于自研的 Arbel 内核,拥有 10 级宽发射、480 项重排序缓冲区等高性能特性,目标频率 3.4 GHz,预计 2028 年上市,旨在提供高性能的 RISC-V 替代方案。

Akeana 成功流片 Alpine 芯片,这是目前性能最高的 RVA23 兼容服务器级 SoC。 Alpine 集成了 8 个 64 位乱序执行核心、64 位顺序核心及多种系统 IP,并支持 LPDDR5 和 PCIe Gen5,展示了其可定制 RISC-V IP 平台的强大能力。
RISC-V 正从学术架构向企业级平台跃升,但性能上限仍是关键差距。 文章指出,RISC-V 生态已日趋成熟,但现有处理器在满足 AI 智能体等新兴工作负载所需的强大单线程性能方面仍有不足,NextSilicon 和 Akeana 的新品正是为了填补这一空白。

💬 文章金句

- 智能 AI 正在改变游戏规则。未来不仅仅是更多的加速器,而是更智能、更强大的 CPU,拥有更少但更强大的核心。

  • RISC-V 已从学术架构跃升为可行的企业级平台。

📊 文章信息

AI 初评:80

来源:半导体行业观察

作者:半导体行业观察

分类:商业科技

语言:中文

阅读时间:16 分钟

字数:3766

标签: RISC-V, 芯片设计, AI 芯片, HPC, 半导体

阅读完整文章

查看原文 → 發佈: 2026-06-11 08:42:00 收錄: 2026-06-11 12:00:12

🤖 問 AI

針對這篇文章提問,AI 會根據文章內容回答。按 Ctrl+Enter 送出。