LPDDR6，大战已打响！

📌 一句话摘要

本文基于三星和 SK 海力士在 ISSCC 2026 上发布的论文，详细对比了两家公司在 LPDDR6 内存设计上的不同技术路线：SK 海力士追求 14.4 Gbps 的峰值带宽，而三星则更注重能效优化，并深入分析了各自的工艺、架构与功耗管理策略。

📝 详细摘要

文章以三星和 SK 海力士在 ISSCC 2026 上展示的 LPDDR6 芯片为切入点，对新一代低功耗内存标准进行了深度技术解析。文章首先回顾了从 LPDDR4X 到 LPDDR5X 的代际演进，并重点介绍了 LPDDR6 的关键变革：将通道宽度从 16 位提升至 24 位（分为两个 12 位子通道），以及强制集成片上 ECC 和针对 Rowhammer 攻击的防御机制。随后，文章分别拆解了 SK 海力士和三星的设计方案。SK 海力士基于 1cnm 工艺，通过双电压轨（VDD2C 1.025V 与 VDD2D 0.875V）和精细的 CA 总线频率分段管理，实现了 14.4 Gbps 的峰值速率和 20%以上的能效提升。三星则采用 10nm 级工艺，以 12.8 Gbps 的速率运行，通过将电源门控扩展到高频 DQ 引脚、引入动态电压频率调节（DVFS）以及低频路径优化，实现了比 LPDDR5X 更低的读写功耗。文章还对比了两家公司在 Shmoo 图、芯片面积和工艺节点上的差异，并引用了分析师对 DDR6 与 LPDDR6 未来融合趋势的评论，以及 LPDDR6-PIM 标准的进展。

💡 主要观点

- LPDDR6 通过将通道宽度从 16 位提升至 24 位，显著提升了带宽。 24 位通道被组织为两个 12 位子通道，这不仅使单芯片峰值带宽达到 38.4 GB/s（较 LPDDR5X 提升约 2.25 倍），还通过更小的访问粒度（32 字节）优化了 AI 工作负载的随机内存访问效率。

SK 海力士和三星在 LPDDR6 设计上采取了截然不同的优化策略。 SK 海力士追求 JEDEC 规范上限的 14.4 Gbps 峰值带宽，通过双电压轨和精细的 CA 总线频率分段管理来实现；三星则选择在 12.8 Gbps 的较低速率下运行，将工程重点放在能效上，通过电源门控和 DVFS 等技术降低功耗。

LPDDR6 强制集成了多项可靠性增强特性。 包括片上 ECC（纠错码）和每行激活计数（PRAC）技术，后者用于确定性防御 Rowhammer 漏洞，相比传统概率刷新方案提供了更强的安全保障，对汽车和边缘 AI 等应用场景尤为重要。

DDR6 与 LPDDR6 的标准差异可能缩小，为未来芯片设计统一提供可能。 分析师指出，DDR6 与 LPDDR6 之间的差异不会像前代那么大，这可能导致 x86 厂商也大规模转向低功耗设计，并使得通常使用 DDR 的硬件能够根据市场需求轻松过渡到 LPDDR6。

💬 文章金句

- SK 海力士致力于提升带宽，而三星则专注于提高能效。

• 推动新标准发展的根本原因在于，计算需求需要更高的性能、密度和功耗。

📊 文章信息

AI 初评：86

来源：半导体行业观察

作者：半导体行业观察

分类：软件编程

语言：中文

阅读时间：49 分钟

字数：12072

标签： LPDDR6, 内存技术, 芯片设计, ISSCC, 半导体工艺

阅读完整文章