← 回總覽

EUV 光刻机,迈向 Hyper NA

📅 2026-06-18 09:20 半导体行业观察 商业科技 2 分鐘 1391 字 評分: 80
半导体 EUV光刻 ASML 芯片制造 先进制程
📌 一句话摘要 本文编译自外媒报道,梳理了 ASML 从当前 0.33 NA EUV 向 0.55 High-NA EUV 的量产进展,并首次系统介绍了下一代 Hyper-NA(>0.75 NA)EUV 光刻技术的路线图与可行性分析。 📝 详细摘要 文章以 ASML 的 EUV 光刻技术演进为主线,首先指出 AI 算力需求扩张下,7nm 以下制程的产能瓶颈在于 EUV 光刻机的产量与利用率。随后回顾了 High-NA(0.55 NA)EUV 光刻机从首台交付(EXE:5000,2023 年 Q4)到量产认证的里程碑,包括 EXE:5200B 的 175 WpH 产能与 2025 年 12

📌 一句话摘要

本文编译自外媒报道,梳理了 ASML 从当前 0.33 NA EUV 向 0.55 High-NA EUV 的量产进展,并首次系统介绍了下一代 Hyper-NA(>0.75 NA)EUV 光刻技术的路线图与可行性分析。

📝 详细摘要

文章以 ASML 的 EUV 光刻技术演进为主线,首先指出 AI 算力需求扩张下,7nm 以下制程的产能瓶颈在于 EUV 光刻机的产量与利用率。随后回顾了 High-NA(0.55 NA)EUV 光刻机从首台交付(EXE:5000,2023 年 Q4)到量产认证的里程碑,包括 EXE:5200B 的 175 WpH 产能与 2025 年 12 月达成的 50 万片晶圆产量。在此基础上,文章重点介绍了 ASML 在 SPIE EUVL 2026 会议上披露的下一代 Hyper-NA EUV 技术(NA > 0.75),指出其目标是为 A7 节点(约 2033 年量产)之后的制程扩展提供单次曝光能力,并强调 Hyper-NA 可复用 High-NA 的平台架构,无需大幅增大光学元件,有望在降低掩模步骤与能耗的同时控制成本。文章为编译性质,信息主要来自 ASML 官方会议发言与 wccftech 报道。

💡 主要观点

- AI 算力需求使 EUV 光刻产能成为 7nm 以下制程的核心瓶颈。 超大规模数据中心扩张导致对尖端晶圆产能需求激增,而所有 7nm 以下节点均依赖 EUV,ASML 作为唯一供应商的产能分配成为关键制约。

High-NA EUV 已进入量产认证阶段,产能与良率取得里程碑。 从首台 EXE:5000 交付到 EXE:5200B 实现 175 WpH,再到 50 万片晶圆产量,High-NA 正从研发走向大规模生产,英特尔等客户已通过减少曝光次数验证其经济性。
Hyper-NA(>0.75 NA)是 ASML 为 2030 年代后半段准备的下一代 EUV 技术。 Hyper-NA 旨在维持单次曝光能力以支持 A7 节点之后的制程微缩,其优势在于可复用 High-NA 的平台架构,无需大幅增大光学元件,从而控制设备成本与能耗。

💬 文章金句

- 提高数值孔径 (NA) 可以减少光刻工艺中的掩模步骤,从而降低能耗。因此,尽管高数值孔径 (Hyper-NA) 无疑会推高设备成本,但最终它将变得经济实惠。

📊 文章信息

AI 初评:80

来源:半导体行业观察

作者:半导体行业观察

分类:商业科技

语言:中文

阅读时间:7 分钟

字数:1653

标签: 半导体, EUV光刻, ASML, 芯片制造, 先进制程

阅读完整文章

查看原文 → 發佈: 2026-06-18 09:20:00 收錄: 2026-06-18 20:00:54

🤖 問 AI

針對這篇文章提問,AI 會根據文章內容回答。按 Ctrl+Enter 送出。